Лекція №30 Тема лекції: Основні операції кожного з таких елементів мікропроцесора: регістру, блоку арифметичної логіки. План лекції



Скачати 57.72 Kb.
Дата конвертації11.05.2017
Розмір57.72 Kb.


Лекція №30

Тема лекції: Основні операції кожного з таких елементів мікропроцесора: регістру, блоку арифметичної логіки.



План лекції

1. Регістрові структури мікропроцесорів

2. Арифметико-логічний пристрій

Література

1. Опадчий Ю.Ф. Аналоговая и цифровая электроника – 2000. ст. 720-736.



Зміст лекції

1. Регістрові структури мікропроцесорів

Можна виділити наступні групи регістрів:

1. Основні функціональні регістри (використовуються при виконанні прикладних програм) Вміст цих регістрів визначається поточною задачею, тобто в ці регістри автоматично завантажується нове значення при перемиканні задач.


  • регістри загального призначення (РЗП). Вісім 32-розрядних регістрів призначено для зберігання даних і адрес. Вони підтримують роботу з даними розрядністю 1,8, 16, 32 і 64 біти, бітовими полями завдовжки від 1 до 32 біт і адресами розміром 16 і 32 біта. Молодші 16 розрядів цих регістрів доступні окремо при використанні відповідного імені, наприклад регістр ЕАХ (ім'я АХ для 16 розрядів).

При операціях з байтами можна окремо звертатися до молодшого байта (розряди 0 - 7) і старшого байта (8 – 15) по іменах AL і АН. Доступ до окремих байтів забезпечує додаткову гнучкість при операціях з даними.



  • покажчик команд. ПК є 32-розрядним регістром з ім'ям EIP, вміст якого використовується як зсув при визначенні адреси наступної виконуваної команди. Зсув задається щодо базової адреси сегменту команд CS. Молодші 16 біт (0 — 15) містять 16-розрядний покажчик команд з ім'ям IP, який використовується при 16-розрядній адресації. Покажчик команд безпосередньо програмісту неприступний. Його вміст змінюється при виконанні команд передачі управління і переривань.



  • регістр прапорів є 32-розрядним, має ім'я EFLAGS. Його розряди містять ознаки результату виконання команди, управляють обробкою переривань, послідовністю задач, що викликаються, уведення-виведенням і рядом інших процедур.

  • регістри сегментів і дескриптори сегментів. Шість 16-розрядних сегментних регістрів (CS, SS, DS, ES, FS, GS) містять значення селекторів сегментів, вказуючих на поточні сегменти пам'яті, що адресуються. З кожним з них пов'язаний програмно-недоступний регістр дескриптора сегменту.

У захищеному режимі кожний сегмент може мати розмір від 1 байта до 4 Гбайт, в режимі реальних адрес максимальний розмір сегменту складає 64 Кбайта. Селектор в CS забезпечує звернення до поточного сегменту команд, селектор в SS — до поточного сегменту стека, селектори в DS, ES, FS, GS — до поточних сегментів даних. Кожний регістр дескриптора містить 32-розрядний розмір сегменту і інші необхідні атрибути. Коли в регістр сегменту завантажується нове значення селектора, вміст відповідного регістра дескриптора автоматично коректується. В реальному режимі базова адреса сегменту виходить шляхом зсуву значення селектора на 4 розряди вліво (20 розрядів), максимальний розмір і атрибути сегменту в реальному режимі мають фіксовані значення.

2. Регістри процесора (FPU) обробки чисел з плаваючою точкою (використовуються при виконанні прикладних програм):



  • регістри даних;

  • регістр тегів;

  • регістр полягання;

  • регістр покажчиків команд і даних FPU;

  • регістр управління FPU.

Регістр тегів FPU містить 16-розрядне слово, що включає вісім двобітових тегів. Кожний тег (ознака) характеризує вміст одного з регістрів даних.

Тег визначає, чи є регістр порожнім (незаповненим) - код 11 або в нього введено кінцеве число - 00 (достовірне значення), або нуль - 01, невизначене значення (нескінченність) - 10 (немає числа і непідтримуваний формат). Слово тегів дозволяє оптимізувати функціонування FPU за допомогою ідентифікації порожніх і непорожніх регістрів даних, перевірити вміст регістра без складного декодування даних, що бережуться в ньому.

3. Системні регістри (використовуються при виконанні системних програм):


Системні регістри управляють функціонуванням мікропроцесора в цілому і режимами роботи окремих внутрішніх блоків: процесора з плаваючою крапкою, кеш-пам'яттю, диспетчера пам'яті.

Ці регістри доступні тільки в захищеному режимі для програм.

Набір системних регістрів включає три регістри управління (CRO, CR2, CR3) і чотири регістри системних адрес і сегментів.

Регістри управління 32-розрядні, служать для фіксації загального полягання процесора. Ці регістри разом з регістрами системних адрес бережуть інформацію про полягання процесора, яке зачіпає всі задачі.

4. Регістри відладки і тестування (використовуються при відладці і тестуванні).

2. Арифметико-логічний пристрій

АЛП – одна з основних функціональних частин процесора, здійснююча безпосереднє перетворення інформації.

Всі операції, виконувані в АЛЛУ, можна розділити на наступні групи:


  • операції двійкової арифметики для чисел з фіксованою точкою;

  • операції двійкової (шістнадцяткової) арифметики для чисел з плаваючою точкою;

  • операції десяткової арифметики над числами, представленими в двійково-десятковому коді;

  • операції адресної арифметики (при модифікації адрес команд);

  • операції спеціальної арифметики (нормалізація, зсув);

  • логічні операції;

  • операції над алфавітно-цифровими полями.

Узагальнена структурна схема АЛП включає:

  • блок регістрів для прийому і розміщення операндів і результатів;

  • операційний блок, в якому здійснюється перетворення операндів відповідно до реалізовуваних алгоритмів;

  • схеми контролю, що забезпечують безперервний оперативний контроль і діагностику помилок;

  • блок управління (БУ), в якому після прийому коду операції (КОП) з центрального пристрою управління формуються управляючі сигнали (ВУС), що координують взаємодію всіх вузлів АЛП між собою і з іншими блоками процесора.

Блок регістрів пов'язаний з РЗП центрального процесора і кеш-пам'яттю даних. Іноді АЛП не містить свого блоку регістрів, в цьому випадку операційний блок безпосередньо працює з регістрами загального призначення процесора. Для оперативного управління виконанням операції в операційному блоці на різних етапах аналізується перетворювана інформація і формуються сигнали ознак (прапори), які використовуються в БУ для вироблення і посилки в процесор сигналу ознаки результату (ОРез).

Для оцінки АЛП використовуються наступні характеристики: кількість виконуваних операцій, розрядність, час виконання операцій, надійнісні і енергетичні характеристики.



Класифікація АЛП:



За способом представлення чисел:

  • для чисел з фіксованою точкою;

  • для чисел з плаваючою точкою;

  • для десяткових чисел.

За способом дії над операндами:

  • послідовні. У послідовних АЛП операнди представляються в послідовному коді, а операції проводяться послідовно в часі над їх окремими розрядами. Такі АЛП, як правило, використовують конвейєрний метод обробки, при якому поєднуються в часі фази виконання операції для різних розрядів операндів.

  • паралельні. У паралельних АЛП операнди представляються паралельним кодом і операції виконуються паралельно в часі над всіма розрядами операндів.

По виконуваних функціях АЛП підрозділяються на:

  • багатофункціональні. У багатофункціональних АЛП всі можливі операції для всіх форм представлення чисел виконуються одними і тими ж схемами, які комутуються потрібним чином залежно від необхідного режиму роботи.

  • функціональні (блокові). У блоковому АЛП операції над числами з фіксованою і плаваючою точкою, десятковими і алфавітно-цифровими полями, операції множення виконуються в окремих блоках. Такий підхід дозволяє збільшити швидкість роботи АЛП за рахунок використовування швидкодійних блоків, а також за рахунок організації паралельної роботи цих блоків. Проте в цьому випадку значно збільшуються витрати на устаткування.

По структурній організації АЛП підрозділяються на пристрої, що мають:

  • регістрову структуру з безпосередніми зв'язками і закріпленою логікою. У АЛП з регістровою структурою за кожним з регістрів закріплена своя логічна схема, що використовується для виконання мікрооперації.

  • магістральну структуру із зосередженою пам'яттю і логікою. У АЛП з магістральною структурою регістри виділені в окремий блок, а схеми для перетворення інформації виділені також в окремий операційний блок (ОБ), який пов'язаний з блоками регістрів по входах і виходах.



База даних захищена авторським правом ©lecture.in.ua 2016
звернутися до адміністрації

    Головна сторінка