Лекція №25 Тема лекції: Суматори: призначення, принцип дії, функціональне позначення, приклади логічних структур реалізації. План лекції



Скачати 68.76 Kb.
Дата конвертації01.05.2017
Розмір68.76 Kb.


Лекція №25

Тема лекції: Суматори: призначення, принцип дії, функціональне позначення, приклади логічних структур реалізації.



План лекції

1. Загальні відомості про суматори

2. Двійковий напівсуматор

3. Однорозрядний суматор

4. Багаторозрядний суматор

Література

1. Кучумов А.И. Электроника и схемотехніка – 2002. ст. 209-211.

2. Опадчий Ю.Ф. Аналоговая и цифровая электроника – 2000. ст. 603-617.

Зміст лекції

1. Загальні відомості про суматори

Суматором називається комбінаційний пристрій, призначений для виконання операції арифметичного складання чисел, представлених у вигляді двійкових кодів.

Суматори є одним з основних вузлів арифметико-логічного пристрою. Термін суматор охоплює широкий спектр пристроїв, починаючи з найпростіших логічних схем, до найскладніших цифрових пристроїв. Загальним для цих пристроїв є арифметичне складання чисел, представлених в двійковій формі.

При складанні двох чисел в будь-якій позиційній системі в кожному розряді проводиться складання трьох чисел: цифри першого доданку; цифри даного розряду другого доданку; цифри 1 або 0 (перенесення з сусіднього молодшого розряду).

У результаті складання для кожного розряду, виходять цифри суми і цифри 1 або 0 переносу в наступний старший розряд.

Класифікація суматорів може бути виконана по різних ознаках:

1. по числу виводів розрізняють

- напівсуматори, призначені для складання двох однорозрядних кодів

- однорозрядні, призначені для складання двох однорозрядних кодів (у відмінності від напівсуматора враховують значення перенесення із старшого розряду)

- багаторозрядні, призначені для складання двох багаторозрядних кодів.

2. по структурі можуть бути

- послідовні, в яких операція складання виконується по розрядах, починаючи з молодшого

- паралельні, в яких всі розряди вхідних кодів підсумовуються одночасно

- комбінаційні - не мають власної пам'яті

- накопичуючі – забезпечені власною пам'яттю, в якій зберігаються результати обчислень; при цьому кожний новий доданок додається до того, що вже є в пристрої значення

3. за способом тактування: синхронні, асинхронні.



2. Двійковий напівсуматор

Найпростішим елементом, що підсумовує, є напівсуматор. Він має два входи А і В для двох доданків і два виходи: S (сума) і Р (перенесення). Роботу приладу відображає таблиця істинності.




входы

выходы

А

В

Р

S

0

0

0

0

0

1

0

1

1

0

0

1

1

1

1

0


Логічна структура напівсуматора така, що стан виходу S відображає біт суми, а виходу Р-біт перенесення. Це виходить і з табл. 1. Робота напівсуматора описується наступними рівняннями







3. Однорозрядний суматор

Суматори відрізняються від напівсуматорів тим, що можна скласти три однорозрядні двійкові числа, що дозволяє враховувати одиницю перенесення від попереднього розряду.

Напівсуматор має два входи і тому придатний тільки для використовування тільки в молодшому розряді. Пристрій для додавання двох багаторозрядних чисел повинен мати, починаючи з другого розряду, три входи; два доданк An і Bn і один для сигналу перенесення Рn-1 з попереднього розряду. А так само два виходи, на яких формуються сигнали Sn і Рn.

Перш за все звернемо увагу на те, що вона містить тільки добре знайомі нам найпростіші логічні схеми типу І, АБО, і НІ.

Розберемо роботу однорозрядного суматора на прикладі складання двох чисел Аn=1; Вn=0 за наявності сигналу перенесення Рn-1=1. На входи схеми 1 типу І поступають сигнали Аn=1 і Bn=0. Отже, на її виході виробляється сигнал 0. Такий же сигнал буде на виході схеми 2 (Вn=0; Рn-1=1). На виході схеми 3 виробляється сигнал 1 (Аn=1; Рn-1=1). Схема 6 типу АБО має три входи, на одному з яких діє сигнал 1, а на двох інших сигнал 0. На її виході формується сигнал Рn=1.

Далі, з виходу схеми 6 сигнал 1 поступає на вхід інвертування 8, а з його виходу сигнал 0 - на вхід схеми І 7. На другий вхід схеми 7 подається сигнал з виходу схеми АБО 4. При даній комбінації вхідних сигналів він відповідає 1.

На виході схеми 7 формується 0, який поступає на вхід схеми АБО 9. На другий вхід схеми 9 поступає сигнал з схеми І 5, в даному випадку 0. В результаті вихідний сигнал Sn=0.

Як ми бачимо (по таблиці істинності), схема видала правильний результат Sn=0; Рn=1. Те ж саме можна виконати при будь-якій комбінації вхідних величин Аn, Вn, Рn-1.



Значение слагаемых

Значение результатов

An

Bn

Pn-1

Sn

Pn

0

0

0

0

0

0

0

1

1

0

0

1

0

1

0

1

0

0

1

0

1

1

0

0

1

1

0

1

0

1

0

1

1

0

1

1

1

1

1

1


4. Багаторозрядний суматор

Паралельний багаторозрядний суматор. Для підсумовування багаторозрядних двійкових чисел необхідно з'єднати між собою стільки однорозрядних суматорів, скільки розрядів містять числа, що додаються. Підсумовування багаторозрядних чисел може бути паралельне або послідовне

На малюнку показана схема, що пояснює принцип дії n-разрядного паралельного суматора з послідовним перенесенням. Число суматорів тут рівне числу розрядів. Вихід Р кожного суматора сполучений з входом перенесення наступного, більш старшого розряду. На вході перенесення суматора першого розряду встановлений потенціал U*, оскільки сигнал перенесення сюди не поступає. Доданки Ai і Bi складаються у всіх розрядах одночасно, а перенесення Р поступає із закінченням операції складання в попередньому розряді.

Швидкодія багаторозрядних суматорів подібного вигляду обмежена затримкою перенесення, оскільки формування сигналу перенесення на виході старшого розряду не може відбутися до тих пір, поки сигнал перенесення молодшого розряду не розповсюдиться послідовно по всій системі.

Послідовний багаторозрядний суматор

При послідовному введенні використовується один, загальний для всіх розрядів повний суматор з додатковим ланцюгом затримки. Обидва доданки кодуються послідовностями імпульсів, які синхронно вводяться в суматор через входи А і В, починаючи з молодших розрядів. Ланцюг затримки забезпечує зберігання імпульсу перенесення Pi+1 на час одного такту, тобто до приходу пари доданків наступного розряду, з якими буде підсумований. Затримку забезпечує D-тригер (тригер затримки). Для зберігання і введення доданків А і В, а так само для перетворення послідовного коду вихідних імпульсів в паралельний, застосовують регістри зсуву. Робота регістрів зсуву і тригера затримки синхронізується загальним генератором тактових імпульсів.

Достоїнство послідовних суматорів - малі апаратурні витрати. До недоліків їх слід віднести порівняно невисоку швидкодію, оскільки одночасно підсумовується лише пара доданків.

У ряді ЦВМ обробка числової інформації і виведення її проводяться в двійково-десятковій системі счислення, тому і комбінаційні суматори працюють в такій системі.













База даних захищена авторським правом ©lecture.in.ua 2016
звернутися до адміністрації

    Головна сторінка